Sohard SH IP-CORE-ARCHUB

用于基于FPGA的设计的ARCNET集线器IP内核

主要特征-Sohard SH IP-CORE-ARCHUB

完全兼容ARCNET的ANSI / ATA 878.1局域网标准
可变数量的端口（3,5,8和更多）
自动比特率识别和适应
支持的比特率从156.25 kbit / s到10 Mbit / s可调
两种传输模式：正弦双脉冲和背板
ARCNET信号再生
增强的诊断功能
设计完全用VHDL编写
可以很容易地采用其他的CPLD和FPGA类型
易于现场更新和升级

适用范围-Sohard SH IP-CORE-ARCHUB

网段的最大长度受实施ARCNET网络时使用的传输方式的限制。 放大器（集线器）可以连接几个网段来扩展网络。 然而，在这种情况下，位抖动以及信号电平和信号形状的再生是重要的。 尽管通用集线器重新生成信号电平，但它们不会降低，甚至会增加位抖动。

与之相比，SH IP-CORE-ARCHUB再生信号并减少位抖动。 由于传输时间短于3位，只要满足连接的ARCNET节点的超时条件，就可以将多个SH IP-CORE-ARCHUB级联。

设计和功能-Sohard SH IP-CORE-ARCHUB

SH IP-CORE-ARCHUB是专为在CPLD和FPGA中使用而设计的ARCNET集线器IP核。 由于使用VHDL，设计可以轻松转移到Altera（MAX II，Cyclone和Stratix系列），Xilinx（CoolRunner II，Spartan和Virtex系列）等各种制造商的各种CPLD和FPGA类型。

IP核与ARCNET标准完全兼容，可用作SMSC集线器控制器TMC2005-xx的替代产品。 SH IP-CORE-ARCHUB已经在我们久经市场验证的产品系列SH-ARC-Mx-HUB和SH ARC-HUB中使用了很长时间。

诊断功能
SH IP-CORE-ARCHUB可以通过LED检测并报告多个网络事件。